產業消息 pci-sig cadence 光通訊 PCIe 7.0 Cadence在PCI-SIG開發者大會展示基於光傳輸的PCIe 7.0，強調光通訊低延遲、低功耗對高頻寬世代至關重要 雖然PCI-SIG的PCIe 6.0的合規計畫還未啟動，不過隨著運算產業對高速通用介面的需求不斷升溫，且在異構加速的HPC與AI進一步產生系統高速互聯的需要，PCI-SIG與成員已經著手制定PCIe 7.0的初步規格；其中知名電子設計自動化軟體與工程服務公司Cadence益華在2024年的PCI-SIG DevCon開發者大會展示利用光通訊傳導的PCIe 7.0技術。 在新一代的AI與HPC不僅追求更高的頻寬與更低的延遲，同時也在環境永續議題下需要著重能源效率，一方面電訊號雖然至今仍是PCIe(甚至包括NVIDIA的NVLink也是電訊號)的主要訊號乘載方式，但具備更高速度傳輸可能性、更低延遲 Chevelle.fu 10 個月前
產業消息 AI 資料中心 pci-sig 機器學習 量子運算 PCIe 7.0 PCI-SIG公布PCIe 7.0規範修訂版0.5，強調有望2025年完成完整規範 PCI-SIG宣布PCI Express 7.0(PCIe 7.0)繼2023年6月公布PCIe 7.0 0.3版後，在2024年4月初宣布完成PCIe 7.0 0.5版規範並向會員公開，PCI-SIG表示依循當前的進度，PCIe 7.0有望依照原定計畫在2025年公布1.0正式版規範。 ▲PCIe 7.0 0.5版延續0.3版的功能目標，當前小組成員持續朝2025年完成定案的目標邁進 PCIe 7.0 0.5版的主要功能目標仍依循0.3版所公布的細節，包括提供128GT/s資料速率、以x16組態實現512GB/s雙向速率，以及使用PAM4訊號、改善功率效率、保有與前幾代PCIe相容等要素。P Chevelle.fu 1 年前
人物專訪 SSD pcie AI 資料中心 pci-sig PCIe 7.0 PCIe 6.0 專訪PCI-SIG副總裁暨合規性主席Richard Solomon，PCIe將以三年為週期持續創新、光學連接技術將由新成立小組負責 如同USB是作為最大宗的公規外接介面，至今已超過20年歷史的PCI Express(PCIe)則是高速I/O匯流排最主要的規格，而PCIe作為背後制定支援合規性與互通性規格與機制的PCI-SIG至今亦有32年的歷史，目前組織成員高達972家，包括AMD、Arm、Dell EMC、NVIDIA、Qualcomm、Synopsys等都是組織成員；此次適逢PCI-SIG於台灣舉辦開發者大會，與PCI-SIG副總裁暨合規性主席Richard Solomon針對PCIe的下一步進展進行專訪。 ▲PCIe自4.0後由於產業需求增長，也回到3年一個版本、提升2倍速度的節奏 雖然PCIe自PCIe 3.0至P Chevelle.fu 1 年前
產業消息 pcie hpc 資料中心 pci-sig 異構運算 量子運算 PCIe 7.0 PCI-SIG 公布 PCIe 7.0 規範， 速度提升至 128GT/s 、預計 2025 年亮相 隨著異構運算的需求提高，使得長時間停滯在 PCIe 3.0 規範後的新版本更迭速度提高； PCI-SIG 宣布在 2022 年的開發者大會除了歡度組織成立 30 周年，也一併宣布 PCIe 7.0 規範，將自 PCIe 6.0 的 64GT/s 翻倍提升到 128GT/s ，同時設立 3 年後正式推出的目標，意味著最快 2025 年即可看到 PCIe 7.0 的誕生。 目前 PCI-SIG 初步訂立幾項 PCIe 7.0 的相關規範，其一是具備 128GT/s 的速度以及藉助 x16 配置達 512GB/s 的雙向傳輸性能，同時採用 PAM4 訊號，也繼續提供低延遲與高可靠的目標，還有提升能源 Chevelle.fu 2 年前
