NVIDIA在IEDM大會展示對下一代AI加速器的設計概念願景，其中有兩項重點：矽光子(SiPh)與3D記憶體堆疊；NVIDIA於IEDM介紹下一代加速器的願景時，就提到將利用SiPH取代現行的電通訊作為大型運算GPU的中介層。
SiPh矽光子是採用光通訊的技術，相較現行的電通訊方式具備更高的頻寬與更低的延遲，同時也更為省電；除了作為中介層以外，NVIDIA也在新GPU晶片計畫利用SiPh作為連接多個晶粒的通訊技術，使多個GPU晶粒之間能夠以更高速、低延遲的通道連接與互通。
Here's @NVIDIA's vision of the future of AI compute.
— 𝐷𝑟. 𝐼𝑎𝑛 𝐶𝑢𝑡𝑟𝑒𝑠𝑠 (@IanCutress) December 8, 2024
Silicon photonics interposer
SiPh intrachip and interchip
12 SiPh connects, 3 per GPU tile
4 GPU tiles per tier
GPU 'tiers' (GPU on GPU?!?)
3D Stacked DRAM, 6 per tile, fine-grained
From #iedm24. My guess, 2028/2029/2030… pic.twitter.com/5IsDkYSWT2
此外，NVIDIA也計畫使用3D堆疊建構下一代AI加速器，包括垂直堆疊多個GPU晶粒，藉此縮減晶片面積與提高密度；NVIDIA將此技術稱為GPU Tier(GPU層)，每個GPU Tier由4個GPU晶粒以垂直方式堆疊，每個GPU晶粒分配3路的SiPh進行相互連接，同時還計畫把記憶體也一併利用3D堆疊至晶片內，每個晶粒將配有6個記憶體顆粒。
不過這樣的技術還不會在2025年現身，產業分析師Ian Cutress認為從整個晶片概念評估，並考慮到SiPh的量產，還要考慮多層3D堆疊的大型晶粒勢必帶來的發熱等問題，比較可能實作的時間點會在2028年至2030年左右。
