JEDEC公布DDR5 MRDIMM與LPDDR6 CAMM的標準計畫，希冀透過創新的記憶體模組設計滿足高效能運算與AI需求；其中DDR5 MRDIMM能相容現行的RDIMM定義，但透過多列記憶體顆粒與多訊號單一通道傳輸提高頻寬與容量；此外JEDEC繼完成CAMM2記憶體模組標準化後，也馬不停蹄的為下一代LPDDR6規劃CAMM模組，將實現達14.4GT/s的性能。
DDR5 MRDIMM模組建立在現行RDIMM的針腳定義、記憶體寬度、SPD、PMIC、TS等生態環境，但藉由多列的記憶體排列與多路整合使單一記憶體模組頻寬增加，能夠超越現行DDR5 RDIMM的性能，將使DRAM峰值頻寬達到現行的兩倍；MRDIMM將使記憶體呈現兩列以上的排列方式，並採用較現行RDIMM模組更高的高度設計，目標是實現12.8Gbps的性能。
▲雖然LPCAMM2才剛開始量產，但產業已經針對下一代LPDDR6記憶體著手進行CAMM模組的標準化
至於LPDDR6 CAMM模組將會延續當前使用LPDDR5的LPCAMM2的模組設計定義，為即將問世的新一代LPDDR6記憶體做準備，同時LPDDR6 CAMM模組將提供24bit子通道、48bit通道與一個連接器陣列。
