AMD 首席技術長 Mark Papermaster 在半導體研究公司 imc 舉辦的 ITF 大會接受外媒 Tom's Hardware 採訪時透露， AMD 將於未來的消費級處理器導入大小核混合架構，同時也提及 AMD 除了目前在半導體設計、測試與驗證階段導入 AI ，未來計畫透過生成式 AI 進行半導體設計。
Mark Papermaster 自 2011 年以來持續擔任 AMD 的首席技術長與技術與工程資深副總裁與執行副總裁；在受訪時被問及關於核心數量是否還會持續增長， Mark Papermaster 提到現在的市場現況已經是 One Size Doesn't Fit All ，目前 AMD 已經逐步在 Ryzen CPU 導入更多的加速架構，諸如 Ryzen 繼添加 GPU 後，在 Ryzen 7040 APU 首度導入 AI 加速器，而未來 Ryzen 將加入結合高性能核心以及節能核心的混合設計。 AMD 將自單一追求核心的密度(數量)加入核心類型的變化與不同核心的配置方式。
▲ AMD 目前已經在晶片設計、測試與驗證流程導入 AI 的輔助，未來也希冀將生成式 AI 導入晶片設計
當前晶片產業已經導入 AI 輔助晶片設計與佈線， AMD 當然也不例外， Mark Papermaster 提到 AMD 不僅在晶片的佈局與佈線有出色的表現，同時也持續學習與進化，能夠加速晶片設計，同時 AMD 也在晶片的驗證套件導入 AI ，減少自概念到驗證階段之間除錯的時間，同時也在測試結合 AI ；現在 AMD也對晶片設計階段結合生成式 AI 投入先期研究，不過 Mark Papermaster 強調， AMD 相當重視 IP 的保護，但 AMD 正積極解決生成式 AI 保護自身專利的問題，希冀在未來一兩年後能有所突破，並於後續活用生成式 AI 加速晶片設計流程。
Mark Papermaster 指稱，生成式 AI 雖然能夠加速晶片設計產業，但並不會取代晶片的架構師，就如同生成式 AI 難以產生真正的藝術性或產生文學作品，而是輔助創作的流程，設計師將藉由生成式 AI 發揮其對晶片的想像，並透過生成式 AI 的輔助去實現，不過現階段仍有許多需要克服的障礙。
