台積電2nm製程技術採用奈米片電晶體 (Nanosheet)設計，藉此取代過往使用多年的鰭式場效應晶體管 (FinFET)設計，同時也能結合Chiplet小晶片設計方案，分別可對應行動裝置運算，以及高效能運算處理器設計需求。
在美國加州聖塔克拉拉恢復實體形式舉辦的北美技術論壇中，台積電宣布將於2025年開始投入2nm製程量產。
相比3nm製程，台積電表示2nm製程可在相同功耗下提高10-15%執行效能，而在相同效能下則可降低25-30%功耗。
在設計上，2nm製程技術採用奈米片電晶體 (Nanosheet)設計，藉此取代過往使用多年的鰭式場效應晶體管 (FinFET)設計，同時也能結合Chiplet小晶片設計方案，分別可對應行動裝置運算，以及高效能運算處理器設計需求。
至於3nm製程技術則會在今年下半年投入量產，其中將整合新版FINLEX，同樣可讓設計者能以更多彈性打造晶片，例如對應超高效能運算，或是著重功耗表現，以及在兩者之間取得平衡。而台積電預期3nm製程應用時間將會拉長，藉此滿足更多市場使用需求。
另外，台積電也透露將在2024年引進高數值孔徑極紫外光 (high-NA EUV)光刻機，但初期會先以應用研究為主，暫時不會太快投入實際量產使用。
1 則回應
屁股有肉 很有彈性的喲奶頭粉lineday588